Rozdíl mezi FPGA a CPLD

Dva typy programovatelných logických čipů jsou FPGA (Field Programmable Gate Array) a CPLD (Complex Programmable Logic Device). První z nich je "jemnozrnné" zařízení, zatímco druhé je založeno na větších blocích. Oba typy mají různé silné a slabé stránky. Zatímco FPGA jsou vhodnější pro jednoduché aplikace, CPLD jsou ideální pro složité algoritmy.

CPLD je programovatelné zařízení ASIC.

CPLD je programovatelný integrovaný obvod, který se skládá z makrobuněk. Makrobuňka obsahuje pole AND a flip-flopy, které doplňují kombinační logickou funkci. Pole AND generuje součinový člen, který je výstupem CPLD. Číslo součinového členu je také ukazatelem kapacity CPLD. Podobně pole AND-OR má na každém průsečíku programovatelnou pojistku.

CPLD lze programovat pomocí jazyka pro popis hardwaru. Tyto jazyky lze použít k psaní a testování softwaru. Inženýr může například napsat jazyk popisu hardwaru (HDL) pro CPLD, který může CPLD číst. Kód se pak stáhne do čipu. Čip CPLD se pak testuje, aby se zajistila jeho funkčnost, a případné chyby lze opravit revizí schématu nebo jazyka popisu hardwaru. Nakonec může být prototyp odeslán do výroby.

CPLD je vhodnější pro algoritmy

CPLD jsou rozsáhlé integrované obvody, které lze navrhnout pro implementaci velkého množství složitých algoritmů. Využívají kombinaci technologií programování CMOS EPROM a EEPROM a vyznačují se vysokou hustotou a nízkou spotřebou energie. Jejich architektura s vysokou hustotou jim umožňuje dosahovat extrémně vysokých rychlostí a vysoké hustoty provozu. CPLD jsou také mimořádně složité, s velkým počtem vnitřních komponent.

CPLD jsou také rychlejší a předvídatelnější než FPGA. Protože jsou konfigurovány pomocí elektricky mazatelné programovatelné paměti jen pro čtení (EEPROM), lze je konfigurovat přímo v čipu při spuštění systému, na rozdíl od FPGA, které vyžadují externí nevolatilní paměť pro napájení bitového toku. Díky tomu jsou CPLD v mnoha aplikacích vhodnější pro algoritmy než FPGA.

CPLD je bezpečnější

Mezi FPGA a CPLD je několik zásadních rozdílů. FPGA se skládají z programovatelné logiky, zatímco CPLD používají flexibilnější strukturu. CPLD mají méně programovatelných funkcí, ale přesto se snadněji programují. CPLD jsou často konstruovány jako jeden čip s řadou makrobuněk. Každá makrobuňka má odpovídající výstupní pin.

Prvním významným rozdílem mezi oběma typy čipů je způsob generování hodin. CPLD mohou používat jeden externí zdroj hodin nebo několik jedinečných čipů generujících hodiny. Tyto hodiny mají definované fázové vztahy a lze je použít ke zlepšení výkonu programování čipů. CPLD lze programovat několika způsoby a v případě potřeby lze návrh několikrát změnit.

CPLD mají také nižší celkové náklady na vlastnictví. Tento faktor snižuje náklady na jejich výrobu. CPLD lze použít pro mnoho různých aplikací. CPLD může například obsahovat mnoho diskrétních součástek, ale může také obsahovat více programovatelných logických prvků. To zvyšuje flexibilitu.

CPLD je levnější

CPLD je cenově výhodnější než FPGA, i když FPGA má určitá omezení. Vzhledem k menší velikosti CPLD nejsou obvody tak deterministické, což může komplikovat časové scénáře. Nicméně s FPGA je spojena řada výhod, včetně větší flexibility a bezpečnosti.

Na rozdíl od FPGA, které využívají statickou paměť s náhodným přístupem, lze CPLD programovat pomocí elektricky mazatelné programovatelné paměti pouze pro čtení. Díky tomu se CPLD mohou konfigurovat během spouštění systému, zatímco FPGA se musí rekonfigurovat z externí nevolatilní paměti. CPLD jsou také energeticky a tepelně úspornější než FPGA.

CPLD se skládá z komplexních programovatelných logických makrobuněk, které jsou propojeny propojovací maticí. Tato matice je rekonfigurovatelná a může podporovat rozsáhlé a vysokorychlostní logické návrhy. Typické použití CPLD je jako konfigurační paměť pro FPGA, například jako zavaděč systému. CPLD má nevolatilní paměť, zatímco FPGA používají k načtení konfigurace externí paměť.

CPLD je vhodnější pro časovací logiku

CPLD je integrovaný obvod, který může provádět více úloh. Jeho flexibilitu a programovatelnost zvyšuje architektura Logic Doubling, která umožňuje zdvojené funkce západky na jednu mikročlánek. Tato technologie umožňuje vyrábět menší zařízení s dostatečným prostorem pro revize. CPLD může vykonávat více funkcí než tradiční CMOS, včetně více nezávislých zpětných vazeb, více směrovacích zdrojů a individuálního povolení výstupu.

CPLD jsou flexibilnější než konvenční logika, protože nepotřebují externí konfigurační paměť. Na rozdíl od FPGA používají CPLD paměť EEPROM, což je nevolatilní paměť, která uchovává konfiguraci i po vypnutí systému.