Der Unterschied zwischen FPGA und CPLD

Die beiden Arten von programmierbaren Logikchips sind das Field Programmable Gate Array (FPGA) und der Complex Programmable Logic Device (CPLD). Ersterer ist ein "feinkörniges" Gerät, während letzterer auf größeren Blöcken basiert. Die beiden Typen haben unterschiedliche Stärken und Schwächen. Während FPGAs besser für einfache Anwendungen geeignet sind, sind CPLDs ideal für komplexe Algorithmen.

CPLD ist ein programmierbarer ASIC-Baustein

Ein CPLD ist ein programmierbarer IC-Baustein, der aus einer Makrozelle besteht. Die Makrozelle enthält AND-Arrays und Flipflops, die die kombinatorische Logikfunktion vervollständigen. Das AND-Array erzeugt einen Produktterm, der den Ausgang des CPLD darstellt. Die Anzahl der Produktterme ist auch ein Hinweis auf die Kapazität des CPLD. In ähnlicher Weise verfügt ein AND-OR-Array über eine programmierbare Sicherung an jedem Schnittpunkt.

CPLDs können mit einer Hardwarebeschreibungssprache programmiert werden. Diese Sprachen können zum Schreiben und Testen von Software verwendet werden. Zum Beispiel kann ein Ingenieur eine Hardwarebeschreibungssprache (HDL) für einen CPLD schreiben, die von einem CPLD gelesen werden kann. Der Code wird dann auf den Chip heruntergeladen. Der CPLD-Chip wird dann getestet, um sicherzustellen, dass er funktioniert, und etwaige Fehler können durch Überarbeitung des Schaltplans oder der Hardwarebeschreibungssprache behoben werden. Schließlich kann der Prototyp an die Produktion übergeben werden.

CPLD ist besser für Algorithmen geeignet

CPLDs sind groß angelegte integrierte Schaltungen, die für die Implementierung einer großen Anzahl komplexer Algorithmen konzipiert werden können. Sie verwenden eine Kombination aus CMOS-EPROM- und EEPROM-Programmiertechnologien und zeichnen sich durch ihre hohe Dichte und ihren geringen Stromverbrauch aus. Durch ihre High-Density-Architektur können sie extrem hohe Geschwindigkeiten und eine hohe Betriebsdichte erreichen. CPLDs sind außerdem äußerst komplex und verfügen über eine große Anzahl interner Komponenten.

CPLDs sind außerdem schneller und berechenbarer als FPGAs. Da sie mithilfe eines elektrisch löschbaren programmierbaren Festwertspeichers (EEPROM) konfiguriert werden, können sie beim Hochfahren des Systems auf dem Chip konfiguriert werden, im Gegensatz zu FPGAs, die einen externen nichtflüchtigen Speicher für den Bitstrom benötigen. Dadurch sind CPLDs für viele Anwendungen besser für Algorithmen geeignet als FPGAs.

CPLD ist sicherer

Es gibt einige wesentliche Unterschiede zwischen FPGAs und CPLDs. FPGAs bestehen aus programmierbarer Logik, während CPLDs eine flexiblere Struktur verwenden. CPLDs haben weniger programmierbare Funktionen, sind aber dennoch einfacher zu programmieren. CPLDs sind oft als ein einziger Chip mit einer Reihe von Makrozellen aufgebaut. Jede Makrozelle hat einen entsprechenden Ausgangsstift.

Der erste wesentliche Unterschied zwischen den beiden Arten von Chips ist die Art der Takterzeugung. CPLDs können eine einzige externe Taktquelle oder eine Reihe einzelner takterzeugender Chips verwenden. Diese Taktgeber haben definierte Phasenbeziehungen und können zur Verbesserung der Chip-Programmierleistung verwendet werden. Ein CPLD kann auf verschiedene Weise programmiert werden, und das Design kann bei Bedarf mehrfach geändert werden.

CPLDs haben auch niedrigere Gesamtbetriebskosten. Dadurch sind sie in der Herstellung kostengünstiger. CPLDs können für viele verschiedene Anwendungen eingesetzt werden. Ein CPLD kann zum Beispiel viele diskrete Komponenten enthalten, aber auch mehrere programmierbare Logikelemente. Dies erhöht die Flexibilität.

CPLD ist billiger

Ein CPLD ist kostengünstiger als ein FPGA, obwohl FPGAs gewisse Einschränkungen haben. Aufgrund der geringeren Größe von CPLDs ist die Schaltung nicht so deterministisch, was Timing-Szenarien erschweren kann. Dennoch bieten FPGAs eine Reihe von Vorteilen, darunter größere Flexibilität und Sicherheit.

CPLDs können mit Hilfe eines elektrisch löschbaren, programmierbaren Festwertspeichers programmiert werden, im Gegensatz zu FPGAs, die auf einen statischen Direktzugriffsspeicher angewiesen sind. Daher können sich CPLDs beim Hochfahren des Systems selbst konfigurieren, während FPGAs aus einem externen nichtflüchtigen Speicher rekonfiguriert werden müssen. CPLDs sind auch energieeffizienter und wärmeeffizienter als FPGAs.

Ein CPLD besteht aus komplexen programmierbaren Logik-Makrozellen, die über eine Verbindungsmatrix miteinander verbunden sind. Diese Matrix ist rekonfigurierbar und kann groß angelegte Hochgeschwindigkeits-Logikdesigns unterstützen. Eine typische Anwendung für einen CPLD ist die Verwendung als Konfigurationsspeicher für FPGAs, z. B. als System-Bootloader. Ein CPLD verfügt über einen nichtflüchtigen Speicher, während FPGAs zum Laden der Konfiguration einen externen Speicher verwenden.

CPLD eignet sich besser für Timing-Logik

Der CPLD ist ein integrierter Schaltkreis, der mehrere Aufgaben erfüllen kann. Seine Flexibilität und Programmierbarkeit werden durch seine Logic Doubling-Architektur verbessert, die doppelte Latch-Funktionen pro Mikrozelle ermöglicht. Diese Technologie ermöglicht ein kleineres Gerät mit reichlich Platz für Überarbeitungen. CPLDs können mehr Funktionen ausführen als ein herkömmlicher CMOS-Schaltkreis, einschließlich mehrerer unabhängiger Rückkopplungen, mehrerer Routing-Ressourcen und individueller Ausgangsfreigabe.

CPLDs sind flexibler als herkömmliche Logik, da sie keinen externen Konfigurationsspeicher benötigen. Im Gegensatz zu FPGAs verwenden CPLDs EEPROM, einen nichtflüchtigen Speicher, der die Konfiguration auch dann beibehält, wenn das System ausgeschaltet ist.