Perbedaan Antara FPGA dan CPLD

Dua jenis chip logika yang dapat diprogram adalah Field Programmable Gate Array (FPGA) dan Complex Programmable Logic Device (CPLD). Yang pertama adalah perangkat "butiran halus", sedangkan yang kedua didasarkan pada blok yang lebih besar. Kedua jenis ini memiliki kekuatan dan kelemahan yang berbeda. Sementara FPGA lebih baik untuk aplikasi sederhana, CPLD ideal untuk algoritma yang kompleks.

CPLD adalah perangkat ASIC yang dapat diprogram

CPLD adalah perangkat IC yang dapat diprogram yang terdiri dari sebuah macrocell. Macrocell berisi array AND dan flip-flop, yang melengkapi fungsi logika kombinasional. Larik AND menghasilkan istilah produk, yang merupakan output dari CPLD. Nomor istilah produk juga merupakan indikasi kapasitas CPLD. Demikian pula, larik AND-OR memiliki sekering yang dapat diprogram pada setiap persimpangan.

CPLD dapat diprogram menggunakan bahasa deskripsi perangkat keras. Bahasa ini dapat digunakan untuk menulis dan menguji perangkat lunak. Sebagai contoh, seorang insinyur dapat menulis bahasa deskripsi perangkat keras (HDL) untuk CPLD, yang dapat dibaca oleh CPLD. Kode tersebut kemudian diunduh ke dalam chip. Chip CPLD kemudian diuji untuk memastikan bahwa chip tersebut berfungsi, dan bug apa pun dapat diperbaiki dengan merevisi diagram skematik atau bahasa deskripsi perangkat keras. Akhirnya, prototipe dapat dikirim ke produksi.

CPLD lebih cocok untuk algoritme

CPLD adalah sirkuit terpadu berskala besar yang dapat dirancang untuk mengimplementasikan sejumlah besar algoritme yang kompleks. CPLD menggunakan kombinasi teknologi pemrograman CMOS EPROM dan EEPROM dan dicirikan oleh densitasnya yang tinggi dan konsumsi daya yang rendah. Arsitektur densitas tinggi mereka memungkinkan mereka untuk mencapai kecepatan yang sangat tinggi dan operasi densitas tinggi. CPLD juga sangat kompleks, dengan sejumlah besar komponen internal.

CPLD juga lebih cepat dan lebih dapat diprediksi daripada FPGA. Karena dikonfigurasi menggunakan memori hanya baca yang dapat diprogram yang dapat dihapus secara elektrik (EEPROM), CPLD dapat dikonfigurasi di dalam chip saat sistem dinyalakan, tidak seperti FPGA yang membutuhkan memori non-volatile eksternal untuk memberi makan bitstream. Hal ini membuat CPLD lebih cocok untuk algoritma daripada FPGA untuk banyak aplikasi.

CPLD lebih aman

Ada beberapa perbedaan utama antara FPGA dan CPLD. FPGA terdiri dari logika yang dapat diprogram, sedangkan CPLD menggunakan struktur yang lebih fleksibel. CPLD memiliki lebih sedikit fitur yang dapat diprogram, tetapi masih lebih mudah untuk diprogram. CPLD sering kali dibuat sebagai chip tunggal dengan sejumlah makrosel. Setiap makrosel memiliki pin output yang sesuai.

Perbedaan signifikan pertama antara kedua jenis chip ini adalah cara menghasilkan clock. CPLD dapat menggunakan satu sumber clock eksternal atau sejumlah chip penghasil clock yang unik. Clock ini memiliki hubungan fase yang jelas dan dapat digunakan untuk meningkatkan kinerja pemrograman chip. CPLD dapat diprogram dengan beberapa cara, dan desainnya dapat diubah beberapa kali jika perlu.

CPLD juga memiliki biaya kepemilikan yang lebih rendah secara keseluruhan. Faktor ini membuatnya lebih murah untuk diproduksi. CPLD dapat digunakan untuk berbagai aplikasi. Misalnya, CPLD dapat berisi banyak komponen diskrit, tetapi juga dapat berisi beberapa elemen logika yang dapat diprogram. Ini meningkatkan fleksibilitas.

CPLD lebih murah

CPLD lebih hemat biaya daripada FPGA, meskipun FPGA memiliki keterbatasan tertentu. Karena ukuran CPLD yang lebih kecil, sirkuitnya tidak terlalu deterministik, yang dapat mempersulit skenario pengaturan waktu. Namun demikian, ada sejumlah keuntungan yang terkait dengan FPGA, termasuk fleksibilitas dan keamanan yang lebih besar.

CPLD dapat diprogram menggunakan memori hanya-baca yang dapat diprogram yang dapat dihapus secara elektrik, tidak seperti FPGA, yang mengandalkan memori akses acak statis. Akibatnya, CPLD dapat mengkonfigurasi diri mereka sendiri selama boot-up sistem, sedangkan FPGA harus dikonfigurasi ulang dari memori non-volatile eksternal. CPLD juga lebih hemat daya dan hemat panas daripada FPGA.

CPLD terdiri dari sel makro logika yang dapat diprogram yang kompleks yang dihubungkan bersama dengan matriks interkoneksi. Matriks ini dapat dikonfigurasi ulang dan dapat mendukung desain logika berkecepatan tinggi berskala besar. Penggunaan umum untuk CPLD adalah sebagai memori konfigurasi untuk FPGA, seperti bootloader sistem. CPLD memiliki memori yang tidak mudah menguap, sementara FPGA menggunakan memori eksternal untuk memuat konfigurasi.

CPLD lebih cocok untuk logika pengaturan waktu

CPLD adalah sirkuit terpadu yang dapat melakukan banyak tugas. Fleksibilitas dan kemampuan pemrogramannya ditingkatkan dengan arsitektur Logic Doubling, yang memungkinkan fungsi kait ganda per microcell. Teknologi ini memungkinkan perangkat yang lebih kecil dengan ruang yang cukup untuk revisi. CPLD dapat melakukan lebih banyak fungsi daripada CMOS tradisional, termasuk beberapa umpan balik independen, beberapa sumber daya perutean, dan pengaktifan output individual.

CPLD lebih fleksibel daripada logika konvensional, karena tidak memerlukan memori konfigurasi eksternal. Tidak seperti FPGA, CPLD menggunakan EEPROM, memori non-volatile yang mempertahankan konfigurasi bahkan ketika sistem dimatikan.