PCB Design Strategies For Parallel Micro Strip Lines Based on Simulation Results

Several PCB design strategies for parallel micro strip lines are presented in this paper. The first one deals with dielectric constant, Loss tangent, and Coplanar microstrip routing. The second one discusses application-specific PCB trace design rules.

Costante dielettrica

The dielectric constant of parallel micro strip lines can be computed by solving a series of differential equations. The dielectric constant h varies as a function of the substrate height and width. The dielectric constant is an important property of thin films, so it is important to obtain an accurate value for the dielectric constant.

A simulation can be used to compute the dielectric constant. The simulation results can be compared to experimental measurements. However, these results are not perfect. Inaccuracies can lead to inaccurate Dk values. This results in a lower impedance and a slower transmission rate. In addition, the transmission delay for a short line is longer than for long lines.

Parallel micro strip lines are characterized by a dielectric substrate with a relative dielectric constant of 2.2 and a corresponding dielectric loss of 0.0009. A microstrip line contains two parallel microstrip lines with a coupling line. The inner side of the microstrip line is loaded with a CSRR structure. The SRR transfers the electric field to the four sides of the microstrip line by means of the coupling line.

Tangente di perdita

To calculate the loss tangent of parallel micro strip lines, we use a computer simulation model. We use the loss tangent for a 30 mm-long strip line. Then, we use the length of the additional strip line to satisfy the connector spacing. This results in a loss tangent of 0.0007 deg.

The simulation results were very accurate and showed a good agreement with the experimental results. The simulation results indicated that the loss tangent of a parallel micro strip line is between 0.05 mm. This result was verified by further calculations. The loss tangent is an estimation of the energy absorbed by the strip. It depends on the resonant frequency.

Using this model, we can calculate the resonant frequency, loss tangent, and shunt frequency. We can also determine the critical cover height of a microstrip. This is a value that minimizes the influence of cover height on the line parameters. The computed output parameters are listed in the Line Types section of the guide. The program is very easy to use, allowing you to modify input parameters quickly and accurately. It has cursor controls, tuning shortcuts, and hot-keys to assist you in changing the parameters of the simulation model.

Coplanar microstrip routing

Coplanar microstrip routing can be performed using a computer simulation tool. The simulation can be used to optimize a design or to check for errors. For example, a simulation can determine whether a solder mask was present or not. Also, it can show the impact of etchback, which reduces coupling between coplanar trace and ground plane and increases impedance.

In order to make the correct coplanar microstrip routing, one must first compute the characteristic impedance between the coplanar waveguide and ground. This can be done with an active calculator or using the equations at the bottom of the page. The Transmission Line Design Handbook recommends a track width of “a” plus the number of gaps, “b.” The component side ground should be wider than b to avoid the effects of EMI.

Per ottenere risultati di simulazione accurati, è necessario utilizzare un buon calcolatore di guida d'onda complanare. I migliori includono un calcolatore di guida d'onda complanare che tiene conto della dispersione. Questo fattore determina la perdita e la velocità delle diverse frequenze. Inoltre, è necessario tenere conto della rugosità del rame, che aumenta l'impedenza di interconnessione. Il miglior calcolatore tiene conto di tutti questi fattori contemporaneamente.

Regole di progettazione delle tracce PCB specifiche per le applicazioni

Lo schema del campo elettrico su un PCB può essere progettato su più strati, singoli, doppi o multistrato. Questo tipo di progettazione sta diventando sempre più comune, soprattutto per le applicazioni SoC. In questo tipo di progettazione, la traccia di segnale viene instradata sugli strati interni del PCB. La traccia di segnale è sostenuta da piani di massa per ridurre al minimo l'impedenza caratteristica.

Le linee a microstriscia simulate sono state progettate con diverse larghezze di taglio. La microstriscia di riferimento a 50 O non ha una compensazione di cut-out, mentre le altre due hanno una discontinuità. Il cut-out variabile in larghezza viene utilizzato per la compensazione dell'impedenza e la larghezza del cut-out viene variata mediante analisi parametrica lineare. La larghezza del taglio varia da 0,674 a 2,022 mm con una precisione di 0,1685 mm.

Gli elevati requisiti di integrazione delle linee a microstriscia parallele sono spesso accompagnati dalla diafonia. Per combattere questo problema, i ricercatori hanno esplorato tecniche per ridurre al minimo la diafonia. Hanno studiato i principi di formazione della diafonia e identificato i fattori che la influenzano. Uno dei metodi più efficaci consiste nell'aumentare la distanza tra le linee di trasmissione. Tuttavia, questo metodo utilizza uno spazio di cablaggio limitato e non è compatibile con la direzione di integrazione.