EMI抑制におけるレイヤースタック設計の役割を分析する

レイヤースタック設計とは、シグナルインテグリティを改善しEMIを低減するために、多くの層を持つPCBを使用するプロセスである。例えば、汎用の高性能6層基板では、第1層と第6層をグランド層と電源層として配置します。この2つの層の間には、優れたEMI抑制を提供する中央2重マイクロストリップ信号線層がある。しかし、この設計には、トレース層の厚さが2層しかないなどの欠点がある。従来の6層基板は外側のトレースが短く、EMIを低減できる。

インピーダンス解析ツール

EMIの影響を最小限に抑えるPCB設計ツールをお探しですか？インピーダンス解析ソフトウェアは、PCBに適切な材料を決定し、EMIを抑制する可能性が最も高い構成を決定するのに役立ちます。また、これらのツールを使用することで、EMIの影響を最小限に抑える方法でPCBのレイヤースタックを設計することができます。

PCBレイヤースタック設計に関しては、EMIは多くのメーカーにとってしばしば大きな懸念事項です。この問題を軽減するには、隣接する層間を3～6ミル離したPCBレイヤースタック設計を使用することができます。この設計手法は、コモンモードEMIを最小限に抑えるのに役立ちます。

プレーン・レイヤーとシグナル・レイヤーの配置

プリント基板を設計する際には、プレーン層と信号層の配置を考慮することが重要です。これにより、EMIの影響を最小限に抑えることができる。一般的に、信号層は電源プレーンとグランドプレーンに隣接して配置されるべきである。これにより、熱管理がしやすくなる。信号層の導体は、アクティブまたはパッシブ冷却によって熱を放散することができる。同様に、複数のプレーンやレイヤーは、信号層と電源プレーンやグランドプレーンとの間の直接経路の数を最小限に抑えることによって、EMIを抑制するのに役立つ。

最も一般的なPCBレイヤースタック設計の1つは、6層PCBスタックアップです。この設計は、低速トレースにシールドを提供し、直交またはデュアルバンド信号配線に最適です。理想的には、より高速のアナログまたはデジタル信号は外層に配線されるべきです。

インピーダンス・マッチング

PCBレイヤースタック設計は、EMIを抑制する貴重なツールとなり得る。層構造は、良好なフィールド封じ込めとプレーンセットを提供する。層構造は、GNDへの低インピーダンス接続を直接可能にし、ビアを不要にします。また、層数を増やすこともできます。

PCB設計の最も重要な側面のひとつがインピーダンス整合である。インピーダンス整合により、PCBトレースが基板材料と一致するため、信号強度を必要な範囲内に保つことができる。スイッチング速度の高速化に伴い、シグナルインテグリティの重要性はますます高まっている。これが、プリント回路基板をポイント・ツー・ポイント接続として扱えなくなった理由のひとつである。信号はトレースに沿って移動するため、インピーダンスが大きく変化し、信号が反射してソースに戻る可能性があります。

PCB レイヤースタックを設計する際、電源のインダクタンスを考慮することが重要です。電源の銅抵抗が高いと、差動モード EMI が発生する可能性が高くなります。この問題を最小限に抑えることで、信号線が少なく、トレース長が短い回路を設計することができる。

制御されたインピーダンス・ルーティング

電子回路の設計において、インピーダンス配線の制御は重要な検討事項である。制御されたインピーダンス配線は、レイヤースタックアップ戦略を用いることで実現できる。レイヤースタックアップ設計では、複数の電源プレーンの代わりに、単一の電源プレーンを使用して電源電流を流す。この設計にはいくつかの利点がある。その一つは、EMI の回避に役立つことである。

インピーダンスの制御された配線は、EMIを抑制するための重要な設計要素である。3～6 mil 離れたプレーンを使用することで、磁界と電界を抑制することができる。さらに、この種の設計はコモンモードEMIを低減するのに役立ちます。

繊細な痕跡の保護

層スタック設計はEMIを抑制する上で重要な要素である。優れた基板スタックアップは、良好なフィールド封じ込めを達成し、良好なプレーンセットを提供することができる。しかし、EMC問題を引き起こさないように注意深く設計する必要があります。

一般的に、3～6ミルの分離プレーンは、ハイエンドの高調波、低トランジェント、コモンモードEMIを抑制することができる。しかし、この方法は低周波ノイズによるEMIの抑制には適していない。3～6mil間隔のスタックアップがEMIを抑制できるのは、プレーン間隔がトレース幅と同じかそれ以上の場合のみである。

高性能汎用6層基板設計は、第1層と第6層をグランドとして敷く。第3層と第4層は電源を取る。その間に、中央の二重マイクロストリップ信号線層が敷設されています。この設計は優れたEMI抑制を提供する。しかし、この設計の欠点は、トレース層の厚さが2層しかないことである。したがって、従来の6層基板が好ましい。