시뮬레이션 결과에 기반한 병렬 마이크로 스트립 라인용 PCB 설계 전략

이 백서에서는 병렬 마이크로 스트립 라인에 대한 몇 가지 PCB 설계 전략을 제시합니다. 첫 번째는 유전 상수, 손실 탄젠트, 동일 평면 마이크로 스트립 라우팅에 대해 다룹니다. 두 번째에서는 애플리케이션별 PCB 트레이스 설계 규칙에 대해 설명합니다.

유전 상수

평행 마이크로 스트립 라인의 유전 상수는 일련의 미분 방정식을 풀어서 계산할 수 있습니다. 유전 상수 h는 기판 높이와 폭의 함수에 따라 달라집니다. 유전 상수는 박막의 중요한 특성이므로 유전 상수에 대한 정확한 값을 구하는 것이 중요합니다.

시뮬레이션을 사용하여 유전 상수를 계산할 수 있습니다. 시뮬레이션 결과를 실험 측정과 비교할 수 있습니다. 그러나 이러한 결과는 완벽하지 않습니다. 부정확한 결과는 부정확한 Dk 값으로 이어질 수 있습니다. 그 결과 임피던스가 낮아지고 전송 속도가 느려집니다. 또한 짧은 회선의 전송 지연은 긴 회선보다 길어집니다.

병렬 마이크로 스트립 라인은 상대 유전 상수가 2.2이고 해당 유전 손실이 0.0009인 유전체 기판을 특징으로 합니다. 마이크로 스트립 라인은 커플링 라인이 있는 두 개의 평행 마이크로 스트립 라인을 포함합니다. 마이크로 스트립 라인의 안쪽에는 CSRR 구조가 장착되어 있습니다. SRR은 커플링 라인을 통해 전기장을 마이크로스트립 라인의 네 면으로 전달합니다.

손실 탄젠트

평행한 마이크로 스트립 라인의 손실 탄젠트를 계산하기 위해 컴퓨터 시뮬레이션 모델을 사용합니다. 30mm 길이의 스트립 라인에 대한 손실 탄젠트를 사용합니다. 그런 다음 커넥터 간격을 만족시키기 위해 추가 스트립 라인의 길이를 사용합니다. 그 결과 0.0007도의 손실 탄젠트가 생성됩니다.

시뮬레이션 결과는 매우 정확했으며 실험 결과와 잘 일치하는 것으로 나타났습니다. 시뮬레이션 결과 평행 마이크로 스트립 라인의 손실 접선은 0.05mm 사이인 것으로 나타났습니다. 이 결과는 추가 계산을 통해 확인되었습니다. 손실 탄젠트는 스트립에 흡수된 에너지의 추정치입니다. 공진 주파수에 따라 달라집니다.

이 모델을 사용하여 공진 주파수, 손실 탄젠트, 션트 주파수를 계산할 수 있습니다. 또한 마이크로 스트립의 임계 커버 높이도 결정할 수 있습니다. 이 값은 라인 파라미터에 대한 커버 높이의 영향을 최소화하는 값입니다. 계산된 출력 파라미터는 가이드의 라인 유형 섹션에 나열되어 있습니다. 이 프로그램은 사용하기 매우 쉬워 입력 매개변수를 빠르고 정확하게 수정할 수 있습니다. 커서 컨트롤, 튜닝 단축키, 핫키가 있어 시뮬레이션 모델의 파라미터를 변경하는 데 도움이 됩니다.

코플레너 마이크로 스트립 라우팅

컴퓨터 시뮬레이션 도구를 사용하여 동일 평면 마이크로스트립 라우팅을 수행할 수 있습니다. 시뮬레이션은 설계를 최적화하거나 오류를 확인하는 데 사용할 수 있습니다. 예를 들어 시뮬레이션을 통해 솔더 마스크의 존재 여부를 확인할 수 있습니다. 또한 동일 평면 트레이스와 접지면 사이의 커플링을 줄이고 임피던스를 증가시키는 에치백의 영향을 보여줄 수 있습니다.

올바른 동일 평면 마이크로 스트립 라우팅을 만들려면 먼저 동일 평면 도파관과 접지 사이의 특성 임피던스를 계산해야 합니다. 이 계산은 활성 계산기를 사용하거나 페이지 하단에 있는 방정식을 사용하여 수행할 수 있습니다. 전송선로 설계 핸드북에서는 트랙 폭 "a"에 간격 수 "b"를 더할 것을 권장합니다. 컴포넌트 측 접지는 EMI의 영향을 피하기 위해 b보다 넓어야 합니다.

정확한 시뮬레이션 결과를 얻으려면 우수한 동일 평면 도파관 계산기를 사용해야 합니다. 가장 좋은 계산기에는 분산을 고려하는 동일 평면 도파관 계산기가 포함됩니다. 이 요소는 다른 주파수의 손실과 속도를 결정합니다. 또한 상호 연결 임피던스에 추가되는 구리 거칠기를 고려해야 합니다. 최고의 계산기는 이러한 모든 요소를 동시에 고려합니다.

애플리케이션별 PCB 트레이스 설계 규칙

PCB의 전기장 패턴은 단일, 이중 또는 다층으로 여러 레이어에 설계할 수 있습니다. 이러한 유형의 PCB 설계는 특히 SoC 애플리케이션에서 점점 더 보편화되고 있습니다. 이 설계에서는 신호 트레이스가 PCB의 내부 레이어에 라우팅됩니다. 신호 트레이스는 특성 임피던스를 최소화하기 위해 접지면에 의해 뒷받침됩니다.

시뮬레이션된 마이크로 스트립 라인은 서로 다른 컷아웃 폭으로 설계되었습니다. 레퍼런스 50Ω 마이크로 스트립은 컷아웃 보상이 없는 반면, 다른 두 마이크로 스트립은 불연속성을 갖습니다. 폭 가변 컷아웃은 임피던스 보정에 사용되며, 컷아웃 폭은 선형 파라메트릭 분석을 통해 가변됩니다. 컷아웃 폭은 0.674~2.022mm이며 정밀도는 0.1685mm입니다.

병렬 마이크로 스트립 라인의 높은 집적도 요구 사항에는 종종 누화가 수반됩니다. 이 문제를 해결하기 위해 연구원들은 누화를 최소화하는 기술을 연구해 왔습니다. 연구자들은 누화의 형성 원리를 연구하고 누화에 영향을 미치는 요인을 파악했습니다. 가장 효과적인 방법 중 하나는 전송선 사이의 간격을 늘리는 것입니다. 그러나 이 방법은 제한된 배선 공간을 사용하며 통합 방향과 호환되지 않습니다.