Разница между ПЛИС и CPLD

Два типа программируемых логических микросхем - полевые программируемые вентильные массивы (FPGA) и сложные программируемые логические устройства (CPLD). Первые представляют собой "мелкозернистые" устройства, в то время как вторые основаны на более крупных блоках. Эти два типа имеют разные достоинства и недостатки. Если ПЛИС лучше подходят для простых приложений, то CPLD идеально подходят для сложных алгоритмов.

CPLD - программируемое ASIC-устройство

CPLD - это программируемое ИС-устройство, состоящее из макроячейки. Макроячейка содержит массивы AND и флип-флопы, которые выполняют функцию комбинационной логики. Массив AND формирует терм произведения, который является выходом CPLD. Число членов произведения также является показателем емкости CPLD. Аналогично, массив AND-OR имеет программируемый предохранитель на каждом пересечении.

CPLD можно программировать с помощью языка описания аппаратуры. Эти языки могут использоваться для написания и тестирования программного обеспечения. Например, инженер может написать язык описания аппаратуры (HDL) для CPLD, который может быть прочитан CPLD. Затем код загружается в микросхему. Затем микросхема CPLD тестируется на работоспособность, а все ошибки исправляются путем пересмотра принципиальной схемы или языка описания аппаратуры. В конечном итоге прототип может быть отправлен в производство.

CPLD больше подходит для алгоритмов

CPLD - это крупномасштабные интегральные схемы, которые могут быть предназначены для реализации большого числа сложных алгоритмов. Они используют комбинацию технологий программирования КМОП EPROM и EEPROM и характеризуются высокой плотностью и низким энергопотреблением. Архитектура с высокой плотностью позволяет им достигать чрезвычайно высоких скоростей и работать с высокой плотностью. CPLD также чрезвычайно сложны, имеют большое количество внутренних компонентов.

Кроме того, CPLD быстрее и предсказуемее ПЛИС. Поскольку для их конфигурирования используется электрически стираемая программируемая память типа "только чтение" (EEPROM), они могут быть сконфигурированы на кристалле при загрузке системы, в отличие от ПЛИС, которым требуется внешняя энергонезависимая память для подачи битового потока. Это делает CPLD более подходящими для алгоритмов, чем FPGA, для многих приложений.

CPLD более надежна

Между ПЛИС и CPLD существуют некоторые ключевые различия. ПЛИС состоят из программируемой логики, в то время как в CPLD используется более гибкая структура. CPLD имеют меньшее количество программируемых функций, но их все равно легче программировать. CPLD часто строятся в виде одной микросхемы с несколькими макроячейками. Каждая макроячейка имеет соответствующий выходной вывод.

Первое существенное различие между этими двумя типами микросхем заключается в способе генерации тактовых импульсов. CPLD могут использовать один внешний источник тактовых импульсов или несколько уникальных микросхем, генерирующих тактовые импульсы. Эти часы имеют определенные фазовые соотношения и могут быть использованы для повышения производительности программирования микросхем. CPLD может быть запрограммирована несколькими способами, и при необходимости ее дизайн может быть изменен несколько раз.

Кроме того, CPLD имеют более низкую общую стоимость владения. Этот фактор делает их производство менее затратным. CPLD могут использоваться в различных приложениях. Например, CPLD может содержать большое количество дискретных компонентов, но при этом в ней может быть несколько программируемых логических элементов. Это повышает гибкость.

CPLD дешевле

CPLD более экономичны, чем ПЛИС, хотя ПЛИС имеют определенные ограничения. Из-за меньшего размера CPLD схемы не столь детерминированы, что может усложнить временные сценарии. Тем не менее, ПЛИС имеют ряд преимуществ, включая большую гибкость и безопасность.

В отличие от ПЛИС, использующих статическую память с произвольным доступом, CPLD можно программировать с помощью электрически стираемой программируемой памяти с возможностью чтения. В результате CPLD могут самостоятельно конфигурироваться при загрузке системы, в то время как ПЛИС необходимо переконфигурировать из внешней энергонезависимой памяти. Кроме того, CPLD более энергоэффективны и теплоэффективны, чем ПЛИС.

CPLD состоит из макроячеек сложной программируемой логики, соединенных между собой матрицей межсоединений. Эта матрица является реконфигурируемой и может поддерживать крупномасштабные и высокоскоростные логические конструкции. Типичным применением CPLD является использование в качестве конфигурационной памяти для ПЛИС, например, в качестве загрузчика системы. CPLD имеет энергонезависимую память, в то время как ПЛИС используют внешнюю память для загрузки конфигурации.

CPLD больше подходит для логики синхронизации

CPLD - это интегральная схема, способная выполнять множество задач. Ее гибкость и программируемость повышаются благодаря архитектуре Logic Doubling, которая позволяет выполнять двойные функции защелки на одну микроячейку. Эта технология позволяет создавать более компактные устройства с достаточным пространством для внесения изменений. CPLD могут выполнять больше функций, чем традиционные КМОП, включая несколько независимых обратных связей, несколько ресурсов маршрутизации и индивидуальное разрешение выхода.

CPLD обладают большей гибкостью по сравнению с обычной логикой, поскольку им не требуется внешняя память конфигурации. В отличие от ПЛИС, в CPLD используется энергонезависимая память EEPROM, которая сохраняет конфигурацию даже при выключении системы.