La differenza tra FPGA e CPLD

I due tipi di chip logici programmabili sono il Field Programmable Gate Array (FPGA) e il Complex Programmable Logic Device (CPLD). Il primo è un dispositivo "a grana fine", mentre il secondo si basa su blocchi più grandi. I due tipi hanno punti di forza e di debolezza diversi. Mentre gli FPGA sono migliori per applicazioni semplici, i CPLD sono ideali per algoritmi complessi.

Il CPLD è un dispositivo ASIC programmabile

Un CPLD è un dispositivo IC programmabile composto da una macrocella. La macrocella contiene array AND e flip-flop che completano la funzione logica combinatoria. L'array AND genera un termine di prodotto, che è l'uscita del CPLD. Il numero del termine prodotto è anche un'indicazione della capacità del CPLD. Allo stesso modo, un array AND-OR ha un fusibile programmabile ad ogni intersezione.

I CPLD possono essere programmati utilizzando un linguaggio di descrizione hardware. Questi linguaggi possono essere utilizzati per scrivere e testare il software. Ad esempio, un ingegnere può scrivere un linguaggio di descrizione hardware (HDL) per un CPLD, che può essere letto da un CPLD. Il codice viene quindi scaricato nel chip. Il chip CPLD viene quindi testato per verificarne la funzionalità e gli eventuali bug possono essere corretti rivedendo lo schema o il linguaggio di descrizione hardware. Alla fine, il prototipo può essere inviato alla produzione.

Il CPLD è più adatto agli algoritmi

I CPLD sono circuiti integrati su larga scala che possono essere progettati per implementare un gran numero di algoritmi complessi. Utilizzano una combinazione di tecnologie di programmazione CMOS EPROM ed EEPROM e si caratterizzano per l'alta densità e il basso consumo energetico. La loro architettura ad alta densità consente di raggiungere velocità estremamente elevate e di operare ad alta densità. I CPLD sono anche estremamente complessi, con un gran numero di componenti interni.

I CPLD sono anche più veloci e prevedibili degli FPGA. Essendo configurati con una memoria di sola lettura programmabile e cancellabile elettricamente (EEPROM), possono essere configurati on-chip all'avvio del sistema, a differenza delle FPGA, che richiedono una memoria non volatile esterna per alimentare il flusso di bit. Questo rende i CPLD più adatti agli algoritmi rispetto alle FPGA per molte applicazioni.

Il CPLD è più sicuro

Esistono alcune differenze fondamentali tra FPGA e CPLD. Le FPGA sono composte da logica programmabile, mentre i CPLD utilizzano una struttura più flessibile. I CPLD hanno meno funzioni programmabili, ma sono comunque più facili da programmare. I CPLD sono spesso costruiti come un singolo chip con un certo numero di macrocelle. Ogni macrocella ha un pin di uscita corrispondente.

La prima differenza significativa tra i due tipi di chip è il modo in cui vengono generati i clock. I CPLD possono utilizzare una singola sorgente di clock esterna o una serie di chip generatori di clock unici. Questi clock hanno relazioni di fase definite e possono essere utilizzati per migliorare le prestazioni di programmazione del chip. Un CPLD può essere programmato in diversi modi e, se necessario, il progetto può essere modificato più volte.

I CPLD hanno anche un costo complessivo di proprietà inferiore. Questo fattore li rende meno costosi da produrre. I CPLD possono essere utilizzati per molte applicazioni diverse. Ad esempio, un CPLD può contenere molti componenti discreti, ma anche più elementi logici programmabili. Questo aumenta la flessibilità.

Il CPLD è più economico

Un CPLD è più economico di un FPGA, anche se gli FPGA hanno alcune limitazioni. A causa delle dimensioni ridotte delle CPLD, i circuiti non sono altrettanto deterministici, il che può complicare gli scenari di temporizzazione. Ciononostante, gli FPGA offrono numerosi vantaggi, tra cui una maggiore flessibilità e sicurezza.

I CPLD possono essere programmati utilizzando una memoria di sola lettura programmabile e cancellabile elettricamente, a differenza delle FPGA, che si basano su una memoria statica ad accesso casuale. Di conseguenza, i CPLD possono configurarsi durante l'avvio del sistema, mentre le FPGA devono essere riconfigurate da una memoria non volatile esterna. I CPLD sono anche più efficienti dal punto di vista energetico e termico rispetto agli FPGA.

Un CPLD è costituito da macro-celle logiche programmabili complesse collegate tra loro da una matrice di interconnessione. Questa matrice è riconfigurabile e può supportare progetti logici su larga scala e ad alta velocità. Un uso tipico di un CPLD è quello di memoria di configurazione per le FPGA, come ad esempio un bootloader di sistema. Un CPLD dispone di una memoria non volatile, mentre le FPGA utilizzano una memoria esterna per caricare la configurazione.

Il CPLD è più adatto per la logica di temporizzazione

Il CPLD è un circuito integrato in grado di svolgere molteplici funzioni. La sua flessibilità e la sua programmabilità sono potenziate dall'architettura Logic Doubling, che consente funzioni di doppio latch per microcella. Questa tecnologia consente di realizzare un dispositivo più piccolo con ampio spazio per le revisioni. I CPLD sono in grado di eseguire più funzioni rispetto a un CMOS tradizionale, tra cui feedback multipli indipendenti, risorse di routing multiple e abilitazioni di uscita individuali.

I CPLD sono più flessibili della logica convenzionale, in quanto non necessitano di una memoria di configurazione esterna. A differenza delle FPGA, i CPLD utilizzano EEPROM, una memoria non volatile che mantiene la configurazione anche quando il sistema è spento.