La différence entre FPGA et CPLD

Les deux types de puces logiques programmables sont les Field Programmable Gate Array (FPGA) et les Complex Programmable Logic Device (CPLD). Le premier est un dispositif "à grain fin", tandis que le second est basé sur des blocs plus importants. Les deux types ont des forces et des faiblesses différentes. Alors que les FPGA conviennent mieux aux applications simples, les CPLD sont idéaux pour les algorithmes complexes.

Le CPLD est un dispositif ASIC programmable

Un CPLD est un circuit intégré programmable composé d'une macrocellule. La macrocellule contient des tableaux ET et des bascules, qui complètent la fonction de logique combinatoire. Le réseau ET génère un terme de produit, qui est la sortie du CPLD. Le nombre de termes du produit est également une indication de la capacité du CPLD. De même, un réseau ET-OU possède un fusible programmable à chaque intersection.

Les CPLD peuvent être programmés à l'aide d'un langage de description du matériel. Ces langages peuvent être utilisés pour écrire et tester des logiciels. Par exemple, un ingénieur peut écrire un langage de description du matériel (HDL) pour un CPLD, qui peut être lu par un CPLD. Le code est ensuite téléchargé dans la puce. La puce CPLD est ensuite testée pour s'assurer qu'elle est fonctionnelle, et tout bogue peut être corrigé en révisant le diagramme schématique ou le langage de description du matériel. Enfin, le prototype peut être envoyé en production.

Le CPLD est plus adapté aux algorithmes

Les CPLD sont des circuits intégrés à grande échelle qui peuvent être conçus pour mettre en œuvre un grand nombre d'algorithmes complexes. Ils utilisent une combinaison de technologies de programmation CMOS EPROM et EEPROM et se caractérisent par leur haute densité et leur faible consommation d'énergie. Leur architecture à haute densité leur permet d'atteindre des vitesses extrêmement élevées et un fonctionnement à haute densité. Les CPLD sont également extrêmement complexes, avec un grand nombre de composants internes.

Les CPLD sont également plus rapides et plus prévisibles que les FPGA. Comme ils sont configurés à l'aide d'une mémoire morte programmable effaçable électriquement (EEPROM), ils peuvent être configurés sur la puce au démarrage du système, contrairement aux FPGA, qui nécessitent une mémoire non volatile externe pour alimenter le flux binaire. Les CPLD conviennent donc mieux aux algorithmes que les FPGA pour de nombreuses applications.

Le CPLD est plus sûr

Il existe quelques différences essentielles entre les FPGA et les CPLD. Les FPGA sont composés de logique programmable, tandis que les CPLD utilisent une structure plus souple. Les CPLD ont moins de fonctions programmables, mais ils sont tout de même plus faciles à programmer. Les CPLD sont souvent constitués d'une seule puce avec un certain nombre de macrocellules. Chaque macrocellule possède une broche de sortie correspondante.

La première différence significative entre les deux types de puces est la façon dont les horloges sont générées. Les CPLD peuvent utiliser une seule source d'horloge externe ou un certain nombre de puces génératrices d'horloge uniques. Ces horloges ont des relations de phase définies et peuvent être utilisées pour améliorer les performances de programmation de la puce. Un CPLD peut être programmé de plusieurs façons et la conception peut être modifiée plusieurs fois si nécessaire.

Les CPLD ont également un coût global de possession plus faible. Ce facteur les rend moins coûteux à produire. Les CPLD peuvent être utilisés pour de nombreuses applications différentes. Par exemple, un CPLD peut contenir de nombreux composants discrets, mais il peut également contenir plusieurs éléments logiques programmables. La flexibilité s'en trouve accrue.

Le CPLD est moins cher

Un CPLD est plus rentable qu'un FPGA, bien que les FPGA aient certaines limites. En raison de la taille réduite des CPLD, le circuit n'est pas aussi déterministe, ce qui peut compliquer les scénarios de synchronisation. Néanmoins, les FPGA présentent un certain nombre d'avantages, notamment une plus grande flexibilité et une meilleure sécurité.

Les CPLD peuvent être programmés à l'aide d'une mémoire morte programmable effaçable électriquement, contrairement aux FPGA, qui reposent sur une mémoire vive statique. Par conséquent, les CPLD peuvent se configurer eux-mêmes lors du démarrage du système, alors que les FPGA doivent être reconfigurés à partir d'une mémoire non volatile externe. Les CPLD sont également plus économes en énergie et en chaleur que les FPGA.

Un CPLD est constitué de macrocellules logiques programmables complexes qui sont reliées entre elles par une matrice d'interconnexion. Cette matrice est reconfigurable et peut prendre en charge des conceptions logiques à grande échelle et à grande vitesse. Un CPLD est généralement utilisé comme mémoire de configuration pour les FPGA, comme le chargeur de démarrage d'un système. Un CPLD possède une mémoire non volatile, tandis que les FPGA utilisent une mémoire externe pour charger la configuration.

Le CPLD est plus adapté à la logique de synchronisation

Le CPLD est un circuit intégré capable d'effectuer des tâches multiples. Sa flexibilité et sa programmabilité sont renforcées par son architecture de doublage logique, qui permet de doubler les fonctions de verrouillage par microcellule. Cette technologie permet d'obtenir un dispositif plus petit avec une grande marge de manœuvre pour les révisions. Les CPLD peuvent exécuter plus de fonctions qu'un CMOS traditionnel, y compris de multiples rétroactions indépendantes, de multiples ressources de routage et une validation de sortie individuelle.

Les CPLD sont plus flexibles que la logique conventionnelle, car ils ne nécessitent pas de mémoire de configuration externe. Contrairement aux FPGA, les CPLD utilisent une EEPROM, une mémoire non volatile qui conserve la configuration même lorsque le système est éteint.